Prima di procedere
TSMC, il gigante taiwanese della produzione di semiconduttori, ha svelato i suoi ambiziosi piani per il futuro, delineando una roadmap che si estende fino al 2030 e oltre. Durante un briefing sui risultati finanziari dell'anno, il capo dell'azienda, C.C. Wei, ha condiviso dettagli cruciali sull'espansione della capacità produttiva e sull'introduzione di tecnologie all'avanguardia.
Attualmente, la tecnologia a 3nm rappresenta già il 25% del fatturato di TSMC. L'azienda prevede di incrementare ulteriormente la produzione di chip a 3nm con nuove fabbriche a Taiwan, negli Stati Uniti e in Giappone, operative tra il 2027 e il 2028. Parallelamente, TSMC sta lavorando all'implementazione della tecnologia CoPoS, un avanzato sistema di packaging che promette di rivoluzionare il settore.
Nel Parco Scientifico del Sud di Taiwan, TSMC sta costruendo un nuovo impianto dedicato alla produzione di chip a 3nm, con l'avvio della produzione di massa previsto per la prima metà del 2027. Un secondo stabilimento in Arizona, negli USA, adotterà anch'esso la tecnologia a 3nm, con l'inizio della produzione programmato per la seconda metà del 2027. Anche il secondo stabilimento di TSMC a Kumamoto, in Giappone, sarà convertito alla produzione a 3nm, con l'avvio previsto nel 2028. Inoltre, le attrezzature esistenti a Taiwan per la produzione a 5nm saranno riadattate per supportare la produzione a 3nm.
Gli impianti P1 e P2 del complesso F20 a Baoshan (contea di Hsinchu) saranno specializzati nella tecnologia a 2nm, mentre l'impianto P3 sarà in grado di gestire sia la produzione a 2nm che la tecnologia A14. Il completamento della costruzione è previsto per la metà del 2026. Gli impianti P1 e P2 del complesso F22 a Kaohsiung saranno anch'essi focalizzati sulla tecnologia a 2nm, mentre gli impianti P3 e P4 lavoreranno con le tecnologie a 2nm e A16. L'installazione delle attrezzature nell'impianto P3 inizierà nel secondo trimestre del 2026, mentre il completamento della costruzione dell'impianto P4 è previsto per gennaio 2027. Gli impianti P5 e P6 sono attualmente in fase di pianificazione; tutti gli impianti avranno una capacità produttiva compresa tra 20.000 e 25.000 wafer.
A Tainan, è prevista la costruzione del complesso A10, dove gli impianti P1–P4 svilupperanno tecnologie avanzate con dimensioni inferiori a 1nm; nel 2029 inizierà la produzione sperimentale con un volume di circa 5.000 wafer al mese. Attualmente, l'impianto P1 del sito F21 in Arizona produce chip a 4nm con una capacità di 20.000–25.000 wafer al mese. L'impianto P2 utilizzerà la tecnologia a 3nm; l'installazione delle attrezzature è prevista per il terzo trimestre di quest'anno. Gli impianti P3, P4 e P5 saranno specializzati nelle tecnologie a 2nm, A16 e A14 rispettivamente. Sono previsti altri sei siti di produzione e un totale di 11 impianti.
L'avvio della costruzione del primo stabilimento moderno per la produzione di package è previsto per la seconda metà del 2026, con l'entrata in funzione prevista entro il 2028. La domanda per il packaging CoWoS rimane elevata: l'impianto AP8 P1 a Tainan prevede di aumentare la capacità a oltre 40.000 unità al mese entro la fine dell'anno. L'impianto AP7 P1 a Chiayi è specializzato in WMCM e serve principalmente Apple; l'impianto P2 si occuperà della produzione di SoIC. L'installazione delle attrezzature nell'impianto P2 inizierà a giugno 2026 con una capacità mensile prevista di 12.000 unità, mentre l'impianto AP6 a Zhongke fornirà ulteriori 10.000 unità al mese.
Inizialmente, l'avvio della produzione di massa di CoPoS era previsto per il 2028, ma i tempi sono stati posticipati. L'installazione delle attrezzature per la ricerca e sviluppo inizierà solo nel terzo trimestre del 2026; la costruzione di una linea pilota richiederà un altro anno e TSMC prevede di effettuare ordini per le attrezzature nel terzo trimestre del 2027. Le attrezzature per la linea pilota arriveranno all'impianto P7 a Chiayi entro il secondo trimestre del 2028, e ci vorrà circa un anno per i test e le rifiniture. Gli ordini per le attrezzature per la produzione di serie saranno effettuati entro la metà del 2029; la consegna è prevista per il primo trimestre del 2030; e i prodotti finiti inizieranno probabilmente a uscire solo nel quarto trimestre del 2030.
Il progetto CoWoP in collaborazione con Nvidia e Siliconware Precision Industries (SPIL) potrebbe essere ritardato a causa dell'elevata complessità tecnica e dei costi: SPIL e i produttori taiwanesi di circuiti stampati mostrano scarso interesse, e il progetto è supportato principalmente da aziende cinesi. Questo scenario evidenzia le sfide e le complessità nel portare avanti l'innovazione nel settore dei semiconduttori, dove la collaborazione e l'interesse di tutti gli attori coinvolti sono fondamentali per il successo.
