TSMC valuta aumenti fino al 20% per il packaging avanzato dei chip IA

TSMC sta considerando un incremento dei prezzi per i suoi servizi di packaging avanzato dei semiconduttori, basati sulla tecnologia CoWoS, con rialzi che potrebbero arrivare fino al 20%. La notizia, emersa da fonti industriali taiwanesi, riflette una pressione crescente sulla catena di fornitura causata dall'altissima domanda di acceleratori per l'intelligenza artificiale, che continua a superare l'attuale capacità produttiva e la disponibilità di attrezzature specializzate.

Le discussioni in corso tra i produttori di semiconduttori e le aziende specializzate in assemblaggio e test riguardano una revisione dei listini compresa tra il 10% e il 20%. La tecnologia CoWoS (Chip-on-Wafer-on-Substrate) è un elemento critico nel settore, poiché permette di integrare chip di calcolo e memorie ad alta larghezza di banda (HBM) in un unico pacchetto. Se in passato questa soluzione era destinata quasi esclusivamente alle GPU, oggi la richiesta proviene in modo massiccio anche dai progettisti di CPU per server e dai produttori di chip personalizzati di tipo ASIC.

A complicare il quadro operativo contribuisce l'allungamento dei tempi necessari per la verifica dei processori. Secondo le stime di Nomura Securities, il collaudo degli acceleratori Nvidia basati sull'architettura Blackwell richiede un tempo quattro volte superiore rispetto alla precedente generazione Hopper. Per la successiva serie Rubin, i tempi di test potrebbero aumentare fino a sette volte rispetto a quelli di Hopper. Questa dilatazione dei processi produttivi richiede l'impiego di una quantità significativamente maggiore di apparecchiature per i test, in un momento in cui i tempi di consegna dei macchinari da parte dei fornitori sono saliti da una finestra di tre-sei mesi a un periodo di sei-otto mesi.

Per far fronte a queste criticità, TSMC ha modificato le proprie strategie di acquisizione delle attrezzature. Stando a quanto riportato dal Commercial Times, l'azienda ha rinunciato alla pratica standard di negoziare sconti o chiedere aggiornamenti gratuiti delle funzionalità sui nuovi ordini. La società ha preferito confermare i contratti ai prezzi di listino correnti pur di non subire ulteriori ritardi nella consegna delle macchine necessarie all'espansione della capacità produttiva. L'obiettivo è incrementare il volume di wafer lavorati con tecnologia CoWoS fino a superare le 130.000 unità mensili nel 2026, puntando alle 200.000 unità entro il 2027.

Sul fronte tecnologico, l'azienda taiwanese ha già avviato la produzione di massa di packaging con dimensioni pari a cinque volte il campo di esposizione standard e sta sviluppando soluzioni che prevedono un incremento della superficie fino a nove e quattordici volte. Tuttavia, oltre ai servizi di packaging, sono attesi rincari anche per la produzione pura dei semiconduttori. A partire dal mese di gennaio 2027, i prezzi per la lavorazione dei wafer di silicio potrebbero subire un aumento tra il 3% e il 6%, con l'impatto maggiore previsto per i nodi produttivi più avanzati a 2 e 3 nanometri. Al momento non è stata fornita una conferma ufficiale definitiva sul rincaro specifico del 20% relativo alla tecnologia CoWoS.