Prima di procedere
Il futuro dell'intelligenza artificiale (AI) e del calcolo ad alte prestazioni (HPC) passa anche attraverso una gestione sempre più efficiente dell'energia. In questo contesto, l'ISSCC 2026 (International Solid-State Circuits Conference), in programma per febbraio del prossimo anno, si preannuncia come un evento chiave per scoprire le ultime innovazioni nel settore. Tra i temi più interessanti spicca la presentazione di un progetto ambizioso: come realizzare GPU (Graphics Processing Unit) capaci di gestire ben 5000 watt di potenza. A proporre questa idea rivoluzionaria sarà un nome di spicco nel panorama tecnologico: un ricercatore di Intel con oltre 25 anni di esperienza, Kaladhar Radhakrishnan.
Radhakrishnan è un esperto nel campo delle tecnologie di alimentazione per microchip e componenti, con numerose pubblicazioni scientifiche al suo attivo. Alla conferenza ISSCC, presenterà un progetto all'avanguardia: soluzioni integrate per la regolazione della tensione (IVR, Integrated Voltage Regulators) destinate a GPU ad altissima potenza. L'intervento è previsto per il 19 febbraio, durante una tavola rotonda dedicata al tema "Garantire il futuro dell'AI, dell'high-performance computing e dell'architettura chiplet: dai chip ai package e ai rack".
L'idea centrale del progetto risiede nell'integrazione di regolatori di tensione direttamente all'interno della GPU. La tecnologia IVR non è una novità assoluta, ma il suo impiego in GPU per gestire potenze così elevate rappresenta una frontiera ancora inesplorata. Le future generazioni di GPU, destinate agli acceleratori di AI, richiederanno un consumo energetico compreso tra i 2300 e i 2700 watt. Si vocifera che le prossime architetture di Nvidia, come Vera Rubin Ultra e Feynman Ultra, potrebbero superare addirittura i 4000 watt. L'obiettivo di Intel di raggiungere i 5kW per le GPU appare quindi tutt'altro che irrealistico.
L'implementazione della tecnologia IVR all'interno delle GPU richiederà l'utilizzo di tecniche avanzate di packaging, come Foveros-B, prevista non prima del 2027. Intel intende offrire questa tecnologia anche a clienti esterni attraverso il suo servizio di produzione conto terzi, Foundry. Anche TSMC (Taiwan Semiconductor Manufacturing Company), il principale produttore di chip al mondo, sta lavorando in questa direzione con i suoi partner. GUC (Global Unichip Corporation), una società dell'ecosistema TSMC, ha recentemente annunciato di aver inviato un IVR per il debugging all'interno di un package CoWoS-L (Chip-on-Wafer-on-Substrate-L). CoWoS-L è la soluzione più avanzata di TSMC per il packaging di grandi interposer, attesa per il 2027 come successore dell'attuale CoWoS-S, utilizzata per impacchettare i chip di aziende come Nvidia e AMD.
L'evoluzione delle GPU verso potenze sempre maggiori rappresenta una sfida tecnologica complessa, ma necessaria per supportare le crescenti esigenze di calcolo dell'AI e dell'HPC. L'integrazione dei regolatori di tensione all'interno dei chip è una delle soluzioni più promettenti per ottimizzare l'efficienza energetica e ridurre le perdite di potenza. La competizione tra Intel e TSMC in questo settore promette di accelerare l'innovazione e di portare sul mercato soluzioni sempre più performanti e efficienti.
